**Huaweis „Tao-Gesetz“ eröffnet neue Möglichkeiten für die Optimierung von Chips – doch die meisten Hersteller geben zu: Die Grundarchitektur lässt sich kurzfristig kaum umgestalten.** *(„Huawei’s ‘Tao Law’ opens new possibilities for chip optimization; however, most manufacturers admit that the underlying architecture is difficult to modify in the short term.“)*

Zusammenfassung der Kerninhalte

Auf der ISCAS-Konferenz 2026 stellte Huawei das „Tao-Gesetz“ vor, welches das innere Wettrennen in der Halbleiterindustrie um die Größe („Nanometer-Logik“) durchbricht und darauf hinweist, dass es bei Moore’s Law eigentlich darum geht, „schneller“ zu werden – nicht „kleiner“. Das Tao-Gesetz verbessert die Leistung von Chips, indem es an vier Ebenen – Transistoren, Schaltkreise, Chips und Systeme – die Signalverzögerungen reduziert (den sogenannten „Zeitsteuern“). Bislang hat Huawei mit dieser Methode 381 Chips entwickelt; der Kirin-Chip wird diesen Herbst erstmals in großem Maßstab kommerziell eingesetzt. Allerdings ist die Umsetzung dieses Konzepts anspruchsvoll: Nur Unternehmen wie Huawei und Nvidia, die über umfassende Kompetenzen in allen Bereichen verfügen, können die grundlegende Architektur tiefgreifend neu gestalten. Die meisten Hersteller können dies nur teilweise übernehmen. Gleichzeitig wird dadurch die gesamte Wertschöpfungskette – einschließlich der Prozessierung und des EDA-Tools (Electronic Design Automation) – weiterentwickelt, was neuen Weg für den Durchbruch der chinesischen Halbleiterindustrie bietet.

I. Das Tao-Gesetz: Aus dem Nanometer-Wettrennen heraus – Leistung durch Zeit

Bisher stieg die Leistung in der Halbleiterindustrie durch das Verkleinern von Transistoren (Moore’s Law). Ab der 7nm-Technologie traten jedoch drei große Probleme auf: Die Herstellungsausrüstung (EUV) wurde zu teuer, die Transistoren waren zu klein, was zu störenden Stromflüssen führte (Quantenlecks), und die Leistungszuwächse wurden immer geringer (Renditeabnahme).

Huaweis Tao-Gesetz verfolgt einen anderen Ansatz: Leistung kann nicht unbedingt durch das Verkleinern erreicht werden, sondern durch Geschwindigkeit – indem die Signalverzögerungen in Chips und Systemen verringert werden („Zeitsteuern“). Dazu wird ein vierstufiges Optimierungssystem eingesetzt:

• Ebenheit der Bauelemente: Verbesserung der Reaktionsgeschwindigkeit der Transistoren selbst.
• Ebenheit der Schaltkreise: Die Signale in den Schaltkreisen werden auf kürzere Wege geleitet.
• Ebenheit der Chips: Mithilfe der „Logikfaltungstechnologie“ werden die Chips in mehrere Schichten unterteilt und vertikal verbunden (anstelle von herkömmlicher flacher Verkabelung), um die Signalwege zu verkürzen.
• Ebenheit des Systems: Einheitliche Busse und optische Verbindungen ermöglichen eine bessere Datenübertragung zwischen Chips und Servern, wodurch Probleme wie ungenutzte Rechenleistung und langsame Datenübertragung gelöst werden.

Der Kirin-Chip wird diesen Herbst die Logikfaltungstechnologie verwenden; die Testergebnisse sind beeindruckend: Die Transistordichte stieg von 155 MTr/mm² auf 238 MTr/mm² (was einer „äquivalenten Dichte von 1,4 nm“ entspricht), die Energieeffizienz verbesserte sich um 41%, und die Betriebsgeschwindigkeit um 40%.

II. Logikfaltung ≠ herkömmliche 3D-Stacking-Technologie: Der Unterschied zwischen „echtem“ und „unwirklichem“ 3D

Viele verwechseln Logikfaltung mit herkömmlicher 3D-Stacking-Technologie, doch es gibt wesentliche Unterschiede:

• Herkömmliche 3D-Stacking-Technologie: Die Chips werden in größere Module unterteilt (z. B. CPU, Cache, Speicher), die jeweils als separate Chips hergestellt und anschließend gestapelt werden. Die inneren Strukturen dieser Module bleiben flach. Beispiel: AMDs 3D V-Cache verbessert die Bandbreite zwischen den Modulen, nicht die internen Verzögerungen.
• Huaweis Logikfaltung: Die Funktionen eines Moduls werden auf mehrere Schichten verteilt; die Schaltkreise innerhalb dieses Moduls werden vertikal verbunden, was die Signalverzögerungen von Grund auf reduziert. Dabei wird jede Schicht als Ganzes optimiert, nicht einzeln.

Einfach ausgedrückt: Herkömmliche 3D-Technologie ist wie das „Bauen mit Bauklötzen“, während Huawei’s Logikfaltung dem Prinzip entspricht, den „Kuchen in kleinere Teile zu schneiden und diese dann vertikal zu stapeln“ – die Ergebnisse sind besser, aber die Technologie komplexer.

III. Hohe Umsetzungsbarrieren: Nur Unternehmen mit umfassenden Kompetenzen können damit arbeiten

Obwohl das Tao-Gesetz vielversprechend ist, kann es nicht von jedem umgesetzt werden:

• Die meisten Hersteller verfügen nicht über die notwendigen Fähigkeiten: Viele Chiphersteller produzieren nur einzelne Chips (z. B. MCU) und sind auf Standardkomponenten wie generische IP-Schaltkreise und DDR-Speicherinterfaces angewiesen, was eine Neugestaltung der Architektur erschwert.
• Unterteilte Umsetzung:

1. Umfassend kompetente Unternehmen (Huawei, Nvidia) können von der Chipentwicklung bis zum Endprodukt alles selbst entwickeln und die gesamte Systemarchitektur nach dem Tao-Gesetz überarbeiten.

2 Kleine und mittlere Hersteller können nur Teile des Prozesses optimieren (z. B. die internen Schaltkreise) und nicht die Grundlagen verändern.

3 Allgemeine Chips (z. B. günstige MCU) benötigen keine Logikfaltung, da ihre Leistungsanforderungen geringer sind.

Ähnlich wie der Übergang von Verbrennungsmotoren zu Elektroautos: Die Richtung ist richtig, aber es gibt viele Einschränkungen durch die Lieferketten und Werkzeuge – die Umsetzung wird Jahre in Anspruch nehmen.

IV. Förderung der Weiterentwicklung der Wertschöpfungskette

Das Tao-Gesetz wirkt sich auch auf die gesamte Wertschöpfungskette aus:

• Prozessorenhersteller: Unternehmen wie Changjiang Technology und Tongfu Microelectronics müssen „ultrafeine Verbindungsverfahren“ (notwendig für die Logikfaltung) entwickeln.
• EDA-Hersteller: Chinesische Unternehmen wie Huada Jiutian müssen „echte 3D-Design-Tools“ entwickeln (herkömmliche Tools unterstützen nur 2D- oder unvollständige 3D-Lösungen).
• Optische Verbindungsunternehmen: Sie entwickeln hochdichte optische Module für die schnelle Datenübertragung zwischen Servern.

Diese Entwicklungen werden dazu beitragen, dass die chinesische Halbleiterindustrie in entscheidenden Bereichen (z. B. Packaging, EDA) Fortschritte macht.

V. Die Bedeutung des Tao-Gesetzes: Eine neue „Seitenkarte“ für chinesische Chips

Während der Rest der Welt noch um die Größe der Chips konkurriert, zeigt Huawei mit dem Ansatz, Leistung durch Zeit zu steigern, einen neuen Weg auf. Obwohl dieser Weg lang ist und die Zusammenarbeit mit der gesamten Wertschöpfungskette erforderlich ist, hat das Tao-Gesetz große Bedeutung:

• Es bricht die von ausländischen Unternehmen dominierte „Nanometer-Wettbewerbslogik“ auf und gibt der chinesischen Halbleiterindustrie eine eigene technische Ausrichtung.
• Die Umsetzung mit 381 Chips hat gezeigt, dass dieser Ansatz funktioniert; die kommerzielle Nutzung des Kirin-Chips wird diese Erkenntnis weiter bestätigen.
• Es könnte ein bedeutendes Ereignis für den Durchbruch der chinesischen Halbleiterindustrie sein – in Zukunft wird man nicht mehr fragen, „wie viele Nanometer ein Chip hat“, sondern „wie schnell er arbeitet“.

Zum ersten Mal steht die Zeit auf der Seite der chinesischen Chips.