Résumé des points clés
Lors de la conférence ISCAS 2026, Huawei a présenté la « Loi de Tao », qui brise le cercle vicieux de la « seule obsession pour les nanomètres » dans l’industrie des semi-conducteurs. Cette loi souligne que l’esprit fondamental de la loi de Moore est la « vitesse » plutôt que la « petite taille ». La Loi de Tao vise à améliorer les performances des puces en optimisant les retards de signal à quatre niveaux : les transistors, les circuits, les puces et les systèmes, tout en utilisant la technologie de pliage logique. Huawei a déjà conçu 381 puces selon cette approche, et le processeur Kirin intégrant cette technologie sera commercialisé pour la première fois cet automne. Cependant, les obstacles à sa mise en œuvre sont importants : seuls des géants du secteur comme Huawei et Nvidia disposent de la capacité de réorganiser entièrement leur architecture de base, tandis que la plupart des fabricants ne peuvent qu’en tirer parti partiellement. Cette innovation stimule également l’amélioration de toute la chaîne d’approvisionnement, y compris les services de finition des puces et les outils de conception (EDA), offrant ainsi une nouvelle voie pour le développement des semi-conducteurs chinois.
I. La Loi de Tao : Sortir de la course aux nanomètres pour améliorer les performances
Dans le passé, l’industrie des semi-conducteurs s’appuyait sur la loi de Moore pour augmenter les performances en réduisant la taille des transistors. Cependant, à partir du niveau 7nm, trois problèmes majeurs sont apparus : les équipements de production (tels que les lithographes EUV) deviennent extrêmement coûteux, les transistors de plus en plus petits entraînent des fuites de courant dues aux effets quantiques, et l’amélioration des performances devient de moins en moins significative (effet de déclin des rendements).
La Loi de Tao propose une approche différente : l’amélioration des performances ne passe pas nécessairement par la réduction de la taille, mais plutôt par l’accélération des signaux dans les puces et les systèmes (ce que l’on appelle le « fardeau temporel »). Pour y parvenir, Huawei a mis en place un système d’optimisation en quatre étapes :
- Niveau des composants : améliorer la vitesse de réponse des transistors eux-mêmes ;
- Niveau des circuits : faire parcourir aux signaux des chemins plus courts ;
- Niveau des puces : utiliser la technologie de pliage logique pour diviser les puces en plusieurs couches et les connecter verticalement (au lieu d’une configuration plane traditionnelle), afin de raccourcir les trajets des signaux ;
- Niveau des systèmes : utiliser des bus unifiés et des technologies d’interconnexion optique pour améliorer la transmission de données entre les puces et les serveurs, résolvant ainsi les problèmes de surcapacité de calcul et de lenteur dans les systèmes AI.
Le processeur Kirin intégrant cette technologie montrera de très bons résultats cet automne : la densité des transistors passera de 155 MTr/mm² à 238 MTr/mm² (équivalant à une densité « équivalente à 1,4 nm »), avec une augmentation de l’efficacité énergétique de 41 % et une vitesse d’exécution de 40 %.
II. Le pliage logique ≠ le empillement 3D traditionnel : La différence entre le vrai 3D et le faux 3D
Beaucoup confondent le pliage logique avec l’empillement 3D traditionnel, mais il existe une différence fondamentale :
- Empillement 3D traditionnel (faux 3D) : les puces sont divisées en modules distincts (comme le CPU, la mémoire cache, le stockage), qui sont ensuite assemblés. L’optimisation porte uniquement sur la bande passante entre ces modules, pas sur les retards internes.
- Pliage logique de Huawei (vrai 3D) : les composants d’une même fonction peuvent être répartis sur plusieurs couches de wafers, avec des liaisons verticales au lieu de lignes planes. Cela permet de réduire les retards de signal de manière plus efficace.
En somme, l’empillement 3D traditionnel est comme assembler des blocs, tandis que le pliage logique de Huawei consiste à diviser les composants en parties plus fines et à les empiler de manière verticale, ce qui offre de meilleurs résultats mais nécessite des technologies plus complexes.
III. Barrières à l’application : Seuls les géants du secteur peuvent s’y attaquer
Bien que la Loi de Tao soit prometteuse, tous ne peuvent pas l’appliquer :
- La plupart des fabricants n’ont pas la capacité de gérer l’ensemble du processus : de nombreux fabricants de puces se concentrent sur un seul type de puce (par exemple, les microcontrôleurs) et dépendent d’IP standardisés ou de normes comme DDR pour leurs interfaces de stockage, ce qui leur empêche de réorganiser l’architecture de base.
- Structure différenciée selon les acteurs :
- Géants du secteur (Huawei, Nvidia) : ils peuvent développer entièrement le processus de conception des puces jusqu’au produit final et réorganiser l’ensemble du système selon la Loi de Tao ;
- Fabricants de petite et moyenne taille : ils ne peuvent optimiser que des aspects spécifiques (comme les circuits internes des puces) sans pouvoir modifier l’architecture de base ;
- Puces généralistes (comme les microcontrôleurs bas de gamme) : leurs besoins en performances sont limités, donc les technologies traditionnelles suffisent.
C’est un peu comme le passage des voitures à essence aux véhicules électriques : la direction est bonne, mais les contraintes liées à la chaîne d’approvisionnement et aux outils rendent l’adoption plus difficile et prendront du temps (dix ans environ).
IV. Stimulation de l’amélioration de la chaîne d’approvisionnement
La Loi de Tao a un impact sur toute la chaîne d’industrie des semi-conducteurs :
- Services de finition des puces : des entreprises comme Changjiang Technology et Tongfu Microelectronics doivent se doter de lignes de production adaptées au « collage hybride à intervalle ultra-fini » nécessaire pour le pliage logique ;
- Outils de conception (EDA) : des entreprises chinoises comme Huada Jiutian doivent développer des outils de conception 3D réels, car les outils actuels ne prennent en charge que les configurations 2D ou pseudo-3D ;
- Interconnexion optique : des fabricants nationaux travaillent sur des modules optiques à haute densité basés sur la technologie Hi-ONE de Huawei pour accélérer la transmission de données entre les serveurs.
Ces changements permettront aux semi-conducteurs chinois de faire des progrès significatifs dans des domaines clés tels que la finition des puces et la conception.
V. La signification de la Loi de Tao : Une nouvelle voie pour l’industrie des semi-conducteurs chinoise
Alors que le monde entier se concentre encore sur les dimensions des puces (en nanomètres), Huawei propose une approche novatrice en mettant l’accent sur la vitesse. Bien que ce chemin soit long et nécessite la validation de tous les acteurs de l’industrie, son importance réside dans le fait qu’il :
- Brise les règles dominées par les étrangers dans la course aux nanomètres, offrant ainsi à l’industrie chinoise une direction propre ;
- Prouve la faisabilité de cette approche grâce à la réalisation de 381 puces ;
- Peut devenir un événement marquant pour le développement des semi-conducteurs chinois : à l’avenir, les gens ne se demanderont plus « quelle est la taille de la puce », mais « à quelle vitesse elle peut fonctionner ».
Pour la première fois, le temps semble être du côté des puces chinoises.