核心内容の要約
2026年に開催されたISCAS会議で、華為は「韜法則（タオファジン）」を提唱しました。これは半導体業界における「ナノ論争」の内輪競争を打破するものであり、モールスの法則の本質が「より小さくすること」ではなく「より速くすること」であると指摘しています。韜法則は、トランジスタ、回路、チップ、システムの4つのレベルで信号遅延を最適化し（「時間税」を減らすことで）、チップの性能向上を実現します。華為は既にこのアプローチを用いて381種類のチップを設計しており、今年の秋にはキリンチップが初めてこの技術を大規模に商用化する予定です。しかし、この技術の導入には高いハードルがあり、華為やNVIDIAのようなトータルソリューションを提供する巨大企業だけが基盤となるアーキテクチャを根本的に再構築できます。多くのメーカーは部分的にこの技術を参考にすることしかできませんが、これにより封止検査やEDA（電子設計自動化）などの産業チェーンもアップグレードされ、中国の半導体産業の突破口となるでしょう。
一、韜法則：ナノ競争から脱却し、「時間」を活用して性能を向上させる
過去の半導体業界では「トランジスタをより小さくする」（モールスの法則）ことで性能を向上させてきましたが、7nm以降には3つの大きな問題が発生しました：製造装置（EUV）が高価すぎる、トランジスタが小さすぎて電流が乱れる（量子漏れ）、性能向上の効果が徐々に減少する（収益逓減）。
華為の韜法則は異なるアプローチを採用しています。性能向上には「より小さくする」必要はなく、「より速くする」ことが重要です。つまり、チップやシステム内での信号伝送遅延（「時間税」と呼ばれるもの）を減らすのです。具体的には、「デバイス－回路－チップ－システム」の4段階の最適化システムを構築します：
- デバイス層：トランジスタ自体の応答速度を最適化する。
- 回路層：回路内の信号がより短い経路を通るようにする。
- チップ層：「論理折りたたみ技術」を用いてチップを複数層に分け、垂直に接続する（従来の平面配線に代わる）。
- システム層：統一されたバスや光インターコネクト技術を使用して、チップとサーバー間のデータ伝送を効率化し、AIの計算能力の無駄やデータ転送の遅さを解決する。
今年の秋に発売されるキリンチップでは論理折りたたみ技術が採用され、実測データは非常に優れています：トランジスタ密度が155MTr/mm²から238MTr/mm²に増加し（「等価的に1.4nm」の密度）、エネルギー効率が41％向上し、動作速度も40％向上しました。
二、論理折りたたみと従来の3D積層の違い
多くの人々は論理折りたたみと従来の3D積層を混同していますが、実際には大きな違いがあります：
- 従来の3D積層（偽3D）：チップを大きなモジュール（CPU、キャッシュ、ストレージなど）に分け、それぞれを独立したチップとして製造し、積み重ねる。モジュール内部は依然として平面設計です。例えばAMDの3D V-Cacheは、モジュール間の帯域幅を最適化しており、内部の遅延は改善されていません。
- 華為の論理折りたたみ（真3D）：同じ機能を持つモジュール内の回路を複数層のウェハーに分散させ、長い平面配線の代わりに垂直な短い配線を使用して信号遅延を根本的に減らす。設計時には複数層を一体として最適化する。
簡単に言えば、従来の3D積層は「ブロックを積む」ようなものですが、華為の論理折りたたみは「ケーキを切ってから積む」ようなもので、効果は高いものの技術的にはより複雑です。
三、導入のハードルは高い：トータルソリューションを提供する巨大企業だけが対応可能
韜法則のアプローチは優れていますが、すべての企業が実施できるわけではありません。その理由は簡単です：
- 多くのメーカーには全体的な能力がない：例えば、多くのチップメーカーは単一のチップ（MCUなど）しか製造しておらず、汎用IPやDDR規格（ストレージインターフェース）に依存しているため、既存のシステムを破壊して基盤となるアーキテクチャを再構築することができません。
- 階層的な実装の現状：
1. トータルソリューションを提供する巨大企業（華為、NVIDIA）：チップ設計から最終製品までを自社で開発し、韜法則に従ってシステム全体を再構築できる。
2. 中小メーカー：部分的な最適化しかできず（例えばチップ内部の回路の最適化）、基盤となるアーキテクチャには手が出せない。
3. 汎用チップ（低価格のMCUなど）：性能要求が低いため、従来の技術で十分であり、論理折りたたみは必要ない。
新エネルギー車が燃料車を置き換えるように、方向性は正しいもののサプライチェーンやツールチェーンの制約が多く、実現までには10年かかる可能性があります。
四、産業チェーンのアップグレードを促す：封止検査やEDAなどの分野に新たな機会
韜法則は華為だけの技術ではなく、産業チェーン全体に変化をもたらします：
- 封止検査メーカー：長電科技（Changdian Technology）、通富微電（Tongfu Microelectronics）などは「超微細ピッチのハイブリッドバンディング」生産ラインを構築する必要がある（論理折りたたみに必要な封止技術）。
- EDAツール：華大九天（Huada Jiutian）などの国内メーカーは「真3D」設計ツールを開発する必要がある（従来のツールは2Dや偽3Dしかサポートしていない）。
- 光インターコネクト：国内メーカーは華為のHi-ONE技術を基に高密度の光モジュールを開発し、サーバー間のデータ伝送を高速化する。
これらの変化により、中国の半導体産業チェーンは封止やEDAなどの重要な分野で急速に進歩するでしょう。
五、韜法則の意義：中国製チップの「新たな航海図」
世界中がまだ「ナノ数」を競っている中、華為は内輪競争から脱却し、「時間を活用して性能を向上させる」というアプローチで業界に新たな道を示しました。この道のりは長く（検証や産業チェーンとの協力が必要ですが）、その価値は以下の通りです：
- 海外が主導する「ナノ競争」のルールを破り、中国の半導体産業に独自の技術的方向性を与えた。
- 381種類のチップでこのアプローチの有効性が証明され、今年キリンチップの商用化によってさらにその効果が検証されるだろう。
- 中国の半導体産業の突破口となる可能性があります——将来的には「チップが何ナノか」ではなく、「どれだけ速く動作するか」が問われるようになるでしょう。
時間は初めて中国製チップの側に立ちました。
（全文は平易な言葉で解説されており、専門用語を避けているため、金融や技術に詳しくない人でも華為の韜法則の背景や価値を理解できます。）